HBMもCUDAも捨てた ― ジム・ケラーがNVIDIAの逆を全部やる理由

NVIDIAのHBM・NVLink・CUDAを一つずつ捨てたジム・ケラーのAIチップ「ブラックホール」を解剖。GDDR6とイーサネット、RISC-V全面開放の設計、推論コスト、日本の2ナノ計画、そして弱点まで事実で追う。

半導体の世界で「本物だけを作る男」と呼ばれる人物がいる。ジム・ケラー。彼が設計に関わったチップは、動いている端末の中に必ず一つは見つかる。そのケラーがいま率いるTenstorrentは、2026年4月28日、コードネーム「ブラックホール」のAIチップを正式に出荷した。売り文句は挑発的だ——NVIDIAが積み上げてきた常識を、一つずつ裏返す。

高価で品薄の広帯域メモリ(HBM)を使わず、ゲーム機に載る安価なGDDR6を選ぶ。NVIDIA独自のNVLinkやInfiniBandを避け、どのデータセンターにもある標準イーサネットをチップに直接埋め込む。そしてNVIDIAの牙城であるソフト基盤CUDAを捨て、命令セットからソフトウェアまでをRISC-Vで全面的にオープンにする。結果として、6,710億パラメータの巨大モデルDeepSeek R1を動かす推論の費用を、NVIDIAの最新機GB300のおよそ5分の1に抑えたという。本稿は、この主張が机上の空論なのか、それとも計算の産業構造を動かす一手なのかを、設計の内側と、日本の現場、そして報じられにくい弱点まで下りて確かめる。株価や時価の話は扱わない。追うのは、知能を動かす計算を「誰が、どんな部品で、いくらで」提供するのかという、産業の底の設計思想である。

チップの神様が歩いた40年 ― アルファからZen、Autopilotまで

ケラーの逆張りを真に受けてよいかどうかは、彼の履歴が決める。1982年、彼はDECでミニコンVAX 8800に関わり、伝説的なAlphaプロセッサ(21164・21264)の設計を主導した。1998年にAMDへ移るとAthlon(K7)を立ち上げ、続くK8では、いまも全ての64ビットPCが使うx86-64命令セットと、チップ間を結ぶHyperTransportを設計している。2008年からはAppleでA4・A5という初期iPhone/iPadの心臓を作り、2012年にAMDへ戻ってZenの土台を築いた。Zenは瀕死だったAMDを蘇らせた設計である。

2016年、ケラーはTeslaに移り、自動運転Autopilotのハードウェア開発を統括した。2018年にIntelへ移った際は上級副社長として招かれ、2020年6月に辞任している。表向きは一身上の都合だが、後の報道では、製造を外部委託すべきかを巡る社内対立が引き金だったと伝えられた。この一件は、彼が「自前主義」と「開放」のどちらに賭ける人物かを示す伏線でもある。同年12月、ケラーはTenstorrentに最高技術責任者として加わり、2023年1月にはCEOに就いた。DEC・AMD・Apple・Tesla・Intelと、業界の主要な設計現場をすべて通過した人間が、最後にたどり着いたのがRISC-Vだった——この事実自体が、彼の賭けの重みを物語る。

三つの「逆張り」 ― 高価な部品を一つずつ捨てる設計

ブラックホールの設計は、NVIDIAが「速さのために当然」としてきた三つの前提を、費用対効果の観点から一つずつ外していく。

• 第一に、メモリだ。NVIDIAの上位GPUは、チップに積層した超高速メモリHBMで圧倒的な帯域を稼ぐ。だがHBMは供給が逼迫し、価格も高い。ブラックホールは代わりに、ゲーミングPCのグラフィックスカードに載る量産品GDDR6を採用した。帯域は落ちるが、単価と供給の安定で勝つ。

• 第二に、チップ同士をつなぐ配線だ。NVIDIAは独自規格のNVLinkとInfiniBandで自社製品を囲い込む。ブラックホールは、四つのQSFP-DDポートで一つあたり800ギガビット、合計400ギガビットイーサネットの通信をシリコンに直接内蔵した。特別な接続機器を足さずとも、標準イーサネットのケーブル一本でチップ群がつながる。

• 第三に、ソフトの土台だ。NVIDIAのCUDAは、その上に二十年分の資産が積み上がった参入障壁として機能してきた。Tenstorrentは命令セットにRISC-Vを据え、ソフトウェアスタックまで全面公開することで、この障壁そのものを迂回しようとする。

三つに共通するのは、「専用で高価な最適解」ではなく「汎用で安価な次善策を、数で束ねる」という発想だ。個々の部品では譲りながら、全体の採算で上回る。この設計思想が正しく効くかどうかは、次の一点にかかっている——チップの内側をどう作ったか。

Tensixという別解 ― キャッシュを隠さず、データの移動を露わにする

ブラックホールの心臓は、Tensixと名づけられた独自の演算コアである。一つのチップに120基のTensixコアが載り、それらをチップ内の網(ネットワーク・オン・チップ)が格子状に結ぶ。各Tensixコアの中には、「baby」と社内で呼ばれる小型のRISC-Vプロセッサが5基、局所的なSRAM(高速な作業用メモリ)、行列演算エンジン、ベクトル演算エンジン、そして網につなぐ二つの経路制御器が同居する。さらにチップには、Linuxを丸ごと動かせる大型のRISC-Vが16基別に載る。演算以外の制御・通信ブロックまで数えると、一つのチップに搭載されたRISC-Vプロセッサは768基に達し、市販製品として世界最大級のRISC-V実装になっている。

この構造の核心は、NVIDIAのGPUとの「メモリの扱い方」の違いにある。GPUは、演算器がデータを待つ時間を、深いキャッシュ階層と大量の並列スレッドで覆い隠す。プログラマは、データが実際にどこにあるかを意識せずに済む代わりに、その隠蔽の仕組みに性能を委ねる。Tenstorrentは正反対を選んだ。チップ全体で192メガバイトのSRAMを持ち、どのデータがどのコアのSRAMにいて、いつ網を渡って別のコアへ移るかを、ソフトウェア側に明示的に管理させる。キャッシュという「自動で気を利かせる層」を置かず、データの移動を設計者の目に露わにする。

この一つの判断が、ブラックホールの長所と短所の両方を生む。動きが露わなぶん、無駄な待ちや投機を削れて、電力あたりの効率と応答の再現性が上がる。半面、プログラミングは格段に難しくなる——後段で見るとおり、これがそのまま弱点にもつながる。

6ドル対30ドル ― DeepSeek R1が映す推論の採算

設計思想が現場の費用にどう跳ね返るかは、具体的な負荷で測るしかない。Tenstorrentが持ち出したのが、中国発の巨大モデルDeepSeek R1(6,710億パラメータ)の推論だ。同社のラック規模システム「Galaxy Blackhole」は、このモデルで毎秒350トークンの生成速度に達したとされる。比較対象として、NVIDIAの最上位DGXは8基のBlackwell GPUを積んで、同じDeepSeek R1で利用者あたり毎秒250トークン超を出す。速度そのものは同じ土俵に乗っている。

差が際立つのは費用だ。Tenstorrentの試算では、百万トークンを生成する費用が、Galaxyでおよそ6ドル、競合のGB300システムでおよそ30ドル。5倍の開きがある。この差は魔法ではなく、三つの逆張りの直接の帰結だ。HBMの価格上乗せを避け、専用接続機器を省き、CUDA前提の最適化に縛られない。安価な量産部品を、標準の配線で、開かれたソフトで束ねる——その総和が、トークン一つあたりの原価に現れる。推論は、学習と違って「一度作ったモデルを、毎日大量に動かし続ける」工程であり、費用は運用の日数だけ積み上がる。ここでの単価差は、事業として何を動かせるかの線引きを変える。

Galaxyの構成も、この採算を裏打ちする。1テラバイトのGDDR6を毎秒16テラバイトで束ね、最大56本の800ギガビットイーサネットで毎秒11.2テラバイトの外部拡張を持つ。高価な一枚岩の巨大GPUではなく、安い部品を大量に、標準の線で編む思想が、ラック単位でも一貫している。

現場で今できること ― MITライセンスのスタックと、買える開発カード

この設計が机上論でないことは、いま実際に手を動かせる点に表れる。Tenstorrentは、ソフトウェアスタックTT-Metaliumを寛容なMITライセンスで公開した。PyTorch・JAX・ONNXといった主要な枠組みからモデルを載せられ、内部のカーネルまで読んで書き換えられる。ソフトが「見えるブラックボックス」ではなく、文字どおり開いている。

手に取れる製品も揃う。開発用のPCIカードp150aは、32ギガバイトのGDDR6を毎秒512ギガバイトで積み、消費電力300ワット、接続はPCIe 5.0という一般的な構成で、通常のワークステーションに挿さる。より大きな検証には、複数のブラックホールを一箱に収めた静音筐体「QuietBox」があり、机の脇でクラスタの挙動を試せる。エンジニアは、巨大なデータセンターの契約を待たずに、自分の手元でRISC-VベースのAI計算を動かし、カーネルの中身をのぞける。この「触れて、書き換えられる」開放性が、CUDAという完成された箱庭に対する、Tenstorrent最大の誘い文句になっている。

売っているのはチップではなく設計図 ― 三本柱のマネタイズ

Tenstorrentの事業を「AIチップメーカー」と捉えると、その狙いを読み違える。同社は収益を三本の柱で立てている。

• 第一に、AIコアとRISC-V CPUの設計図(IP)を、自社チップを作りたい企業へライセンスする。
• 第二に、AI用・CPU用のチップレット(小片化したチップ部品)を売る。
• 第三に、完成したボード・サーバー・システムを売る。最も利幅が大きく、産業への影響が深いのは第一の柱、すなわち設計図の貸し出しだ。

ここにARMとの決定的な違いがある。ARMは、ライセンスした中核設計の内部ロジックを顧客が書き換えることを厳しく禁じてきた。Tenstorrentの「イノベーション・ライセンス」は逆に、中核の内部論理そのものを顧客が改造する自由を認める。しかも、設計図はARMベースの既存の基板構成と接続互換になるよう作られており、顧客はARMのコアを引き抜いてTenstorrentのCPU「Ascalon」に差し替える際、システム全体を作り直さずに済む。最上位のAscalon Xは、命令処理能力(IPC)でARMの高性能コアCortex-Xに迫るとされる。

この自由に、名だたる企業が乗った。Samsungは出資者であり、かつ製造を担う工場の相手として、Tenstorrentの設計図を自社の3ナノ・2ナノ量産に組み込む。LGは家電の頭脳に、Hyundaiは自動運転の頭脳に、それぞれAscalonとTensixの設計を採り入れ、知能の中核を単一のベンダーのロードマップに縛られず自社で握ろうとしている。設計図を開いて配ることが、なぜ商売になるのか——それは、囲い込まれることを嫌う顧客が、囲い込まないことに対価を払うからだ。

日本の2ナノに載る予定 ― RapidusとNEDO、東大が組む理由

日本の読者にとって、この話は遠い海の向こうの覇権争いではない。Tenstorrentの設計図は、日本が国を挙げて進める最先端半導体の計画に、すでに組み込まれている。日本の最先端半導体技術センター(LSTC)は、次世代のエッジAIアクセラレータにTenstorrentのRISC-Vとチップレットの設計を採用した。製造を担うのは、2ナノ量産を目指す新興企業Rapidusだ。2023年11月17日、両社は2ナノ論理半導体を土台とするエッジAIデバイスの共同開発で合意し、2024年2月に提携を正式発表した。

役割分担は具体的だ。TenstorrentがCPUチップを設計し、産業技術総合研究所と東京大学が組むAIチップ設計拠点(AIDC)が加速器チップを設計する。この計画はNEDO(新エネルギー・産業技術総合開発機構)の管轄下にあり、日本政府の後押しを受けている。日本がここで、NVIDIAでもARMでもなく、開かれたRISC-Vを選んだ意味は重い。特定の海外ベンダーの命令セットとロードマップに国の半導体戦略を委ねれば、供給も価格も規制も相手次第になる。命令セットが誰のものでもない設計を土台に据えることは、技術主権を自国側に残すための選択だ。ケラーは、日本の設計者の育成にも関わるとされる。海外の一企業の製品を買うのではなく、設計する能力そのものを国内に根づかせる——日本がTenstorrentに見たのは、その筋道だった。

沼か堀か ― 「ほとんど誰もCUDAを書かない」という賭け

Tenstorrentの全体戦略は、NVIDIAの最強の資産CUDAを「乗り越えるべき壁」ではなく「迂回すべき沼」と見なす一点に賭けている。ケラー自身の言葉は率直だ。彼はCUDAを、かつてのx86と同じ「沼(swamp)であって、堀(moat)ではない」と評した。長い後方互換の積み重ねが、資産であると同時に、身動きの取れない重さにもなっているという見立てである。さらに彼は「基本的に、ほとんど誰もCUDAを書かない」とも述べた。多くの開発者は、CUDAを直に書くのではなく、その上の抽象化された道具立てを使っている——だとすれば、下の層がCUDAである必然性は薄れる。

この主張は挑発だが、根拠がないわけではない。AIによるコード生成が進み、モデルを載せる作業が高い水準で自動化されれば、「特定のソフト基盤に精通した人材が多いこと」という参入障壁は、時間とともに目減りする。Tenstorrentが命令セットからコンパイラまでを開くのは、まさにこの目減りに賭けているからだ。ただし、賭けは賭けである。沼が堀でないなら渡れるはずだが、渡り切るまでにモデルは前へ進み続ける。開かれていることと、実際に使いやすいことは、同じではない。その隔たりが、次に見る弱点に凝縮されている。

それでも残る致命傷 ― 帯域の壁と、まだ薄いソフト

逆張りには代償が伴う。最も物理的な代償が、メモリ帯域の壁だ。ブラックホールの一枚あたりの帯域は、p150aで毎秒512ギガバイト、前世代のカードで毎秒576ギガバイト前後にとどまる。対してNVIDIAのH100は、80ギガバイトのHBM3を毎秒3.35テラバイトで動かす。一枚の物理単位で見れば、帯域差はおよそ6倍。安いGDDR6を選んだ代償が、ここに出る。

この壁が効くか効かないかは、動かすモデルの性質で分かれる。処理の作業対象がチップ上の192メガバイトのSRAMに収まる限り、外部のGDDR6を叩く回数は減り、帯域差は表に出にくい。少量ずつの推論を、注意計算をSRAMに刻んで流す使い方では、この設計はむしろ有利に働く。だが、大量の要求をまとめて捌き、過去の文脈を保持するキャッシュ(KVキャッシュ)がSRAMからあふれる負荷では、GDDR6の帯域がそのまま律速になる。ブラックホールが得意なのは「速く安い応答」であって、あらゆる負荷での万能ではない。

もう一つの、そしておそらくより重い代償が、ソフトの薄さだ。2026年前半の時点で、TT-Metaliumの文書・チュートリアル・動作確認済みモデルの多くは、新しいブラックホールではなく前世代のカードを対象にしている。推論運用で広く使われる基盤vLLM(その効率化機構や、標準的なAPI互換)は、依然としてCUDAかAMDのROCmを要求し、現時点でブラックホールを完全にはたどれない。そして根の深い問題として、TenstorrentのカーネルをTT-Metaliumで書く作業は、CUDAで書くより端的に難しい。どのデータがどのSRAMにいて、いつ網を渡り、計算と移動をどう重ねるかを、人間が明示的に組まねばならない。データの移動を露わにするという設計思想の美点が、そのまま開発者の負担として跳ね返る。成熟度で並べれば、NVIDIAが金字塔、AMDが定番負荷で実用段階、Tenstorrentは急速に伸びつつも、箱から出してすぐ動く体験では最も若い。2026年半ばの現実として、大半の推論負荷では、配備のしやすさと予測可能性でNVIDIAがなお勝つ。

RISC-Vという中立地帯 ― 制裁が届かない設計思想

ブラックホール一機の性能表よりも射程が長いのは、その土台にあるRISC-Vという命令セットの立ち位置だ。x86はIntelとAMD、ARMは英ARM社が握る私有の設計だが、RISC-Vは違う。これを統べるRISC-V Internationalは、スイスに拠点を置く非営利団体である。2020年3月、この団体は本部を米国からスイスへ移した。地政学がチップ産業に及ぼす影響から距離を置くための移転だった。RISC-Vのコアを実装するのに、米国の輸出許可は要らない。誰の許可も要らず、制裁も届きにくい——この中立性が、開かれた命令セットの隠れた価値である。

その価値を最も貪欲に使っているのが、皮肉にも中国だ。米国の先端半導体規制が強まるなか、AlibabaのT-Head部門は2025年2月28日、サーバー向けの高性能RISC-V CPU「玄鉄C930」を公表し、浙江省は2026年1月、7〜3ナノ級の国産化と第5世代RISC-Vの目標を掲げた。CSISの分析では、中国の半導体自給率は2024年から2025年にかけて25%から35%へ上がっている。米国の政策立案者は、中国がRISC-Vを輸出規制の抜け道に使うことを警戒するが、規制の手は届きにくい。標準を発行する団体が米国の外にあり、どの国が策定に参加するかを米国が決められないからだ。

Tenstorrentの賭けは、だからNVIDIA一社との勝負を超える。命令セットが誰のものでもないという一点は、供給網の主権を国家が取り戻す道であり、その神経を、Samsungも、LGも、Hyundaiも、そして日本のRapidusと東大も、それぞれの理由で握ろうとしている。かつてケラーを製造委託の是非で去らせたIntelの内紛が、いま別の形で問われている。近年、クアルコムがTenstorrentの買収に動いたと報じられたのも、この開かれた神経の価値に大手が気づいた証左だろう。全面オープンソースのRISC-Vが、CUDAという二十年の堀を本当に埋め切れるのか——その答えは、ブラックホール一機の速度ではなく、開かれた設計を選ぶ国と企業が今後どれだけ増えるかという、もっと大きな数の問題に移りつつある。