イーロン・マスク氏系半導体チーム「テラファブ」のAI半導体開発計画を解析。インテル14AのPDK0.9を巡る超短期設計の課題と、メディアテック等台湾勢の24時間開発体制による補完の実態を追う。

米イーロン・マスク氏率いる半導体設計チーム「テラファブ」が主導する、最先端の人工知能（AI）半導体開発計画が執行上の重大な局面を迎えている。複数の微細化プロセスを同時に走らせる前例のない並行開発に加え、9カ月という極端に短い設計サイクルを掲げる同社の構想は、検証不足による設計手戻りのリスクと隣り合わせだ。この物理的限界と人員不足を補うため、米インテルの最先端プロセスへのアクセス実績と台湾のインフラを併せ持つ半導体設計大手、メディアテックとの戦略的提携が浮上している。

テラファブ（Terafab）とは、イーロン・マスク氏が率いるテスラやスペースXなどの企業群が主導する、かつてない規模の超巨大AI半導体製造ファシリティ（工場）の建設構想です。外部の半導体供給に依存せず、次世代のAIチップを自社で大量生産する一大プロジェクトとして注目されています。

多重プロセス並行が招く検証の飽和

テラファブの半導体ビジョンは、その開発範囲の広大さと時間的制約において、従来の専業メーカーの常識を逸脱している。同社は台湾積体電路製造（TSMC）のほか、韓国のサムスン電子、そしてインテルの最先端世代である「インテル14A」という3つのプロセスノードに対して同時に投片（試作発注）を行う方針を崩していない。複数のファウンドリー（半導体受託製造企業）向けに最適化した回路設計を同時並行で進めることは、設計ルールやPDK（プロセス開発キット）の互換性検証、セルの最適化に要する工数を指数関数的に増大させる。

微細化の最前線では、光の波長が13.5ナノメートル（ナノは10億分の1）である極端紫外線（EUV）露光技術が必須となるが、ファウンドリー各社で装置の構成や成膜、エッチングの循環回数は異なる。

通常、このクラスの先端ロジック半導体の設計から量産移行には18カ月から24カ月を要する。テラファブが掲げる9カ月というサイクルは、シミュレーションによる欠陥制御や、異なるインターフェース規格の論理検証に割り当てる時間を極端に圧縮することを意味する。米アップルのシリコンエンジニアリンググループ（SEG）のような数千人規模の専業組織と比較し、スペースXおよびテスラから動員されたテラファブの設計人員は数分の一に留まると業界内では推定されており、人的リソースの分散がボトルネックを深化させている。

インテル14Aの移行期に潜む設計リスク

時間的逼迫の最たる要因が、インテルが開発を進める14Aプロセスの導入スケジュールだ。インテルは2026年10月に、外部顧客向けの製品設計に対応した「PDKバージョン0.9」をリリースする計画を定めている。テラファブが2028年までの小規模量産を達成するためには、このリリース直後の限られた期間内に最終設計をファブへ引き渡さなければならない。

インテル14Aでは、トランジスタの裏面から電力を供給するバックサイド電源技術（パワービア）が全面採用される。回路の表面に信号線を配置し、裏面に電源線を分離することで電圧降下を抑制する物理構造だが、PDKが0.5から0.9へと更新される移行期には、この裏面配線層の熱管理や信号の整合性に関する設計ルールが頻繁に変更される。米アリゾナ州のインテル開発ラインに精通する製造装置サプライヤー関係者によると、テラファブはアプライドマテリアルズや東京エレクトロンなどの装置大手に市場価格を上回るプレミアム価格を提示して検証用設備を緊急調達しているという。初期投資（設備投資）を膨らませてでも時間を買い、歩留まりの未成熟に伴う開発遅延リスクを相殺しようとする姿勢が鮮明になっている。

実績で浮上する台湾大手の実装力

多重の執行圧力に晒されるテラファブにとって、メディアテックは技術的空白を埋める現実的な選択肢として浮上している。メディアテックはすでにインテルの16世代プロセスでの投片実績があり、インテル独自の2.5次元実装技術である「EMIB-T」を用いた先端パッケージングの生産協調プログラムにも参画している。バックサイド電源導入時に発生する特有の熱歪みや構造ストレスのシミュレーションにおいて、同社が蓄積した物理実装の知見はテラファブの設計期間短縮に直結する。

さらに、メディアテックが米グーグルのカスタムAI半導体（TPU）開発で示した実績が、この連携の確実性を裏付ける。市場調査会社トレンドフォースが2026年3月に発表した先端ASIC動向調査によると、メディアテックが物理設計を主導するグーグルの推論用チップは2026年10〜12月期に量産が予定されており、開発進捗は当初計画通りに推移している。TSMCの2ナノメートル世代とインテルの混成実装など、ハイブリッド型の製造フローを管理できる同社のセミCOT（顧客所有ツール）開発モードは、テラファブが必要とする量産管理能力そのものである。

「夜鷹」が駆動する24時間開発のインフラ

メディアテックをパートナーに選ぶ最大の利点は、単体の設計能力にとどまらず、台湾半導体産業が擁する高速の開発エコシステムをそのまま自社の開発サイクルに組み込める点にある。TSMCの競争力の源泉でもある24時間・3交代制の連続研究開発体制、通称「夜鷹計画」に代表されるオペレーション能力は、台湾の設計エコシステム全体に浸透している。

米国側のテラファブ本部が設計したデータを、時差を利用して台湾側のメディアテックおよびその協力企業が夜間を通じて検証・最適化し、翌朝の米国側にフィードバックする「米台クロス時区連携」が構築されれば、設計のイテレーション速度は理論上、従来の2倍に加速する。すでにアップル向けの上流材料サプライヤーが台湾内に研究拠点を新設し、この24時間体制に対応して成果を上げている事例が確認されている。超短期開発という賭けを成立させるためのインフラが、台湾には揃っている。

日本企業が直面する選択

最先端半導体の開発がシリコンバレーの設計思想と台湾の24時間製造インフラの融合へと向かう中、日本のサプライチェーンは素材と製造装置の供給体制において新たな決断を迫られている。

機会の第1は、テラファブが推進するEUV露光を用いた高密度積層チップ向けに、信越化学工業や東京応化工業が強みを持つ次世代のフォトレジスト（感光材）やCMP（化学機械研磨）スラリーの需要が急増する点だ。第2に、インテル14Aのような裏面配線プロセスにおいては、基板の超平坦化が要求されるため、ディスコのダイシング装置やSCREENホールディングスの洗浄装置など、精密加工・計測レイヤーで日本の専業大手が不可欠な存在であり続ける。

一方でリスクも顕在化する。テラファブのように莫大なプレミアムを支払って設備や部材を囲い込む「力まかせの調達」が常態化すれば、国内の主要装置メーカーは中長期の供給計画の変更を余儀なくされ、既存の国内顧客向け出荷が後回しになるリスクがある。また、台湾を軸とした24時間開発体制への対応を求められることで、日本の材料・装置メーカーの現地エンジニアに対する労働負荷が限界に達し、優秀な人材が外資系設計ハウスやファウンドリーへ引き抜かれる流出リスクが一段と高まる。